Information Sheet for preparing an Information Disclosure Statement under Rule 1.56

Suzuye Ref.03S0936

Foreign Patent Documents

Document No.:

2000-76402, published March 14, 2000

Country:

Japan

Copy of reference: attached

Language:

non-English

English translation: not attached for it is not readily available

Concise Explanation of Pertinency: This publication is referred to in

the specification. See page 2, line 7.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-76402 (P2000-76402A)

(43)公開日 平成12年3月14日(2000.3.14)

(51) Int.Cl.		識別記号	FΙ			テーマコード(参考)
G06K	19/073		G06K	19/00	P	5B017
G06F	12/14	320	G06F	12/14	3 2 0 C	5B035
G06K	17/00		G06K	17/00	E	5B058


	審查開求	未請求 請求項の数3 OL (全 4 頁)
特願平10-243071	(71) 出顧人	000002897 大日本印刷株式会社
平成10年8月28日(1998.8.28)		東京都新宿区市谷加賀町一丁目1番1号
	(72)発明者	矢野義博
•		東京都新宿区市谷加賀町一丁目1番1号大
		日本印刷株式会社内
•	(72)発明者	半田富己男
		東京都新宿区市谷加賀町一丁目1番1号大
		日本印刷株式会社内
	(74)代理人	100092495
		弁理士 蛭川 昌信 (外7名)
		最終質に続く
		特顧平10-243071 (71)出顧人 平成10年8月28日(1998.8.28) (72)発明者 (72)発明者

(54) 【発明の名称】 レスポンスタイムを可変化した I Cカード

(57)【要約】

【課題】 総当たり攻撃からPINの類推を不可能に し、セキュリティを向上させる。

【解決手段】 情報記録手段21と情報処理制御手段2 0とを持ち、情報処理制御手段20により外部から入力 された命令を解釈し、情報記録手段21にアクセスして 一定の処理を行ってレスポンスを返すICカードにおい て、前記レスポンスのタイミングを遅延させる遅延手段 23を設けたものである。



【特許請求の範囲】

【請求項1】 情報記録手段と情報処理制御手段とを持 ち、前記情報処理制御手段により外部から入力された命 令を解釈し、情報記録手段にアクセスして一定の処理を 行ってレスポンスを返すICカードにおいて、前記レス ポンスのタイミングを遅延させる遅延手段を設けたこと を特徴とするレスポンスタイムを可変化したICカー

1

【請求項2】 利用者コードの照合命令、または認証コ ードの認証命令が連続し、所定回数に達したことを条件 10 に前記遅延手段によりレスポンスを遅延させるようにし たことを特徴とする請求項1記載のレスポンスタイムを 可変化したICカード。

【請求項3】 前記遅延手段は、照合命令または認証命 令の回数が所定値に達する毎に階段状に遅延時間を増大 させることを特徴とする請求項2記載のレスポンスタイ ムを可変化したICカード。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はICカードと端末装 20 置間の通信において、端末装置より入力される命令に対 するICカードからのレスポンスの送信タイミングを可 変化するようにしたICカードに関する。

[0002]

【従来の技術】従来、ICカードの不正利用に対する防 止策として外部からの命令に対するICカードのレスポ ンス時間に着目したものが知られている。例えば、特開 昭62-251963号公報は、Personal I dentificationNumber(以下PI N) の照合のためのレスポンス時間をあえて一定にする 30 もので、これはPINが正しいか、間違っているかを判 断するとき、判断するロジックが変わるとレスポンス時 間が変化し、そのためロジックの類推が可能となるの で、あえてレスポンス時間を一定にすることで、悪意の ある者からのロジッの類推を防ぐように工夫したもので ある。

【0003】また、特開平10-69222号公報で は、ICカード内で暗号化処理、復号処理を行うものに おいて、暗号化のために使用した鍵とレスポンス時間と が相関をもち、レスポンス時間から鍵の性質が分かる可 40 能性があるため、レスポンス時間をランダムに遅延させ ることにより鍵の類推を防止している。

[0004]

【発明が解決しようとする課題】ICカードの情報記録 部あるいはアクセス制御部へのアクセスのためのコマン ドに対する I Cカードからのレスポンスのタイミング は、照合や認証の正否等の結果や、レスポンスに載せる 情報生成手順によって異なるが、同じ処理手順で行う場 合、処理に要する時間はほぼ一定になる傾向がある。例 えば、ICカードのような高セキュリティな機能を有す 50 か否かを判定するための照合を行い、正否を送受信回路

2

る媒体において、不正な利用者によるランダムなPIN 入力に対しても照合結果の出力に要する時間は正当な利 用者のものと変わらず、そのため総当たり攻撃によって PINが分かってしまう可能性がある。

【0005】本発明は上記課題を解決するためのもの で、総当たり攻撃からPINや認証用暗号鍵の類推を不 可能にし、セキュリティを向上させることを目的とす る。

[0006]

【課題を解決するための手段】本発明は、情報記録手段 と情報処理制御手段とを持ち、前記情報処理制御手段に より外部から入力された命令を解釈し、情報記録手段に アクセスして一定の処理を行ってレスポンスを返すIC カードにおいて、前記レスポンスのタイミングを遅延さ せる遅延手段を設けたことを特徴とする。また本発明 は、利用者コードの照合命令または認証コードの認証命 令が連続し、所定回数に達したことを条件に遅延手段に よりレスポンスを遅延させるようにしたことを特徴とす る。また本発明は、遅延手段は、照合命令または認証命 令の回数が所定値に達する毎に階段状に遅延時間を増大 させることを特徴とする。

[0007]

【発明の実施の形態】以下、本発明の実施の形態につい て説明する。図1は本発明のシステム概念図で、端末装 置1に対してICカード2をセットすると、端末装置1 からはICカード2に対して、コマンド(命令)を送信 し、これを受信したICカード2はコマンドを解釈して 書き込み、読み取り、読み出し等の処理を実行し、処理 結果をレスポンスとして端末装置1に返すようになって いる。

【0008】図2は本発明のICカードの構成を示す概 念図である。ICカードにはCPU20、情報記憶部2 1、不正PINカウンタ22、遅延回路23、送受信回 路24を有している。情報記憶部21はプログラム記憶 領域、作業エリア、書換え可能な不揮発性メモリ領域を 有している。CPU20は、端末装置1から送信される コマンドを受信するとコマンドと共に送信されたデータ を読み込み、情報記憶部21にアクセスして必要な処理 を行い、結果を送受信回路24よりレスポンスとして出 力する。さらに本発明においては、不正PINカウンタ 22、遅延回路23を有している。不正PINカウンタ 22は連続してPIN入力が行われたとき、その入力さ れた回数をカウントするものであり、遅延回路23はレ スポンス時間を遅延させるためのものである。遅延手段 は、遅延回路ではソフトウエアによる実現のいずれでも よい。

【0009】図3はICカードの信号の流れを示してお り、図示するように、送受信回路24を通してPIN入 力が行われると、CPU20では入力したPINが真正 3

24を通してレスポンスとして送信する。不正PINカ ウンタ22は連続して入力される不正なPIN入力回数 をカウントし、例えば、図4に示すように、不正PIN 入力回数が所定値に達すると、所定の遅延時間を遅延回 路23に設定する。この不正PIN入力回数に対して階 段状に遅延時間が増えるように設定する。このため、総 当たり攻撃でPIN入力を行おうとすると、入力回数に 応じて応答時間が飛躍的にかかってしまうため、結局は 真正なPIN情報を盗み取ることは不可能である。

【0010】図5はレスポンスを遅延させる処理フロー 10 を示す図である。PIN入力があってこれを受信すると (S1)、入力されたPINが真正か否か判断するため の照合を行う (S2)。 照合の結果、真正なものであれ ば次の処理に進み、真正でないと判断されると不正PI Nカウンタをインクリメントする(S3、S4)。次い で、不正PINカウンタの値が所定値K以上か否か判断 し(S5)、所定値K未満であれば、通常のタイミング でPINが間違っていることをレスポンスとして出力し (S7)、所定値K以上であればレスポンスの時間を遅い

*延させ(S6)、出力する。

[0011]

【発明の効果】以上のように本発明によれば、連続的に 入力される不正なPIN入力に対し、ICカードからの レスポンス送信までの時間を大幅に遅らせことによりラ ンダムなPIN入力による総当たり攻撃を防ぐことが可 能となる。


【図面の簡単な説明】

- 本発明のシステム概念図である。 【図1】
- 本発明のICカードの構成を示す図である。 【図2】
- 【図3】 ICカードの信号の流れを示す図である。
- 不正PIN入力回数に対する遅延時間の関係 【図4】 を示す図である。

【図5】 レスポンスを遅延させる処理フローを示す図 である。

【符号の説明】

1…端末装置、2…ICカード、20…CPU、21… 情報記憶部、22…不正PINカウンタ、23…遅延回 路、24…送受信回路。



S 7

レスポンス出力

【図3】

遅延カウンタ 設定

2 0

CPU

] [2 2

不正PIN

フロントページの続き

(72)発明者 松田雅之

東京都新宿区市谷加賀町一丁目1番1号大日本印刷株式会社内

(72)発明者 柴田直人

東京都新宿区市谷加賀町一丁目1番1号大 日本印刷株式会社内

Fターム(参考) 5B017 AA01 BA05 BB02 BB03 BB10

CA14

5B035 AA14 BB09 CA12 5B058 CA27 KA33